## (19) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-196570 (P2001-196570A)

(43)公開日 平成13年7月19日(2001.7.19)

(51) Int.Cl.7	織別記号	F I	テーマコード(参考)	
H01L 27/146		H 0 4 N 5/335	E 4M118	
H 0 4 N 5/335		HO1L 27/14	A	

# 審査請求 有 請求項の数10 OL (全 11 頁)


(21)出願番号	特願2000-1972( P2000-1972)	(71)出額人 593102345
		イノテック株式会社
(22) 出顧日	平成12年1月7日(2000,1,7)	神奈川県横浜市港北区新横浜3-17-6
		(72)発明者 三井田 ▲高▼
		神奈川県横浜市港北区新横浜3丁目17番6
		号 イノビジョン株式会社内
		(74) 代理人 100091672
		弁理士 岡本 啓三
		Fターム(参考) 4M118 AA05 AA10 AB01 AB10 BA14
		CAO3 DA23 DA32 DD09 FA06
		FA33 GB11
		LV99 CPII

# (54) 【発明の名称】 固体振像装置及びその駆動方法

### (57)【要約】

【課題】 CMOS回路の低電圧動作と初期化期間での 高電圧印加を両立させる。

【解映手段】 東東ダイオード111と光信多帳出用MO Sトランジスタ112を含む単位開業101を有し、MOSト ランジスタ112が受光ダイオード111で実際制により発生 したキャリアを解射する高減度埋込器を含する原体職像 素子と、ゲート電機に走変信号を出わする垂直走変信号 緊動走套回路102と、ソース解説に電源電圧よりも高い 昇圧電圧を出力する昇圧走差回路108とを有し、昇圧走 室回路108からアース関端に昇圧電圧を印加し、月圧走 歴に振って持ち上げられたゲート電圧により高濃度埋込 層に緩消されたキャリアを高濃度埋込層から舞き出すこ とを物後とする。



278: HSCAN供給舗 28a,29a: 光検出作号入力端子 28b,29b: HSCAN入力端子 28c,29c: 光信号出力端子 107: 映像信号出力端子 112: 光信号検出用MOS トランジスタ

【特許請求の範囲】

[請來項1] 受光ゲイオード及び該受光ゲイオードに 廃接する光信号検出用の絶縁ゲート室電界効果トランジ スタ金働えた世島業を有し、前記絶様ゲート電電界効 果トランジスタの部分はソース領域の近傍であってゲー ト電程下のウェル信域内に設けられた、前記受光ゲイオ ードで発生したキャリアを蓄積する高濃度埋込層を有す る固体指像素子と、

1

前記ゲート電極に走査信号を出力する垂直走査信号駆動 走査回路と、

前記ソース領域に前記垂直走査信号駆動走査回路の電源 電圧よりも高い昇圧電圧を出力する昇圧走査回路とを有

前記昇圧走直回終ら的前記ソース個線に前記昇圧蛋圧を 印加することにより前記ソース領域と前記ゲート電機と の間の容量を介して昇圧電圧を前記ゲート電機と し、該昇圧電圧によって持ち上げられたゲート電圧によ の前記高減度収息に蓄積されるサリアを前記が度 埋込層から掃き出すことを特徴とする図体頻像装置。

(請決項名) 受光ダイオード及び研究光ダイオードに 20 競技・名光信号を出用の総数サート整電界効果トランジ スタを備えた単位画素を有し、前記能量サート整電界効果 果トランジスタの部分は、第1の構型側のウエル領域の 表層に形成された第2の導電型のソース領域と、前記ウ エル電域の表層に形成された第2の導電型のドレイン領域 域と、前記サース領域と前記ドレイン領域の間のチャネ ル代域をと、前記ティネル領域上にゲート絶縁模を介して 形成されたゲート電極と、前記ティネル領域下のソース 領域の近くの前記ウエル領域内部に形成された。前記受 光ダイオードで発生したキャリアを蓄積する第1の導電 20 型の高濃度埋込器とを有する固体頻繁素子と、

前記ゲート電極に垂直走査信号供給線を介して接続され た、垂直走査信号を出力する垂直走査信号駆動走査回路

前記ソース領域に前記垂直走査信号駆動走査回路の電源 電圧よりも高い昇圧電圧を出力する昇圧走査回路とを有

前記昇圧生表回路から前記ソース領域に前記昇圧電圧を 印加することにより前記ソース領域と前記ゲート電極と 回側の容量をプレイ昇圧電圧を前記ゲート電低に印加 し、該昇圧電圧によって持ち上げられたゲート電圧によ り前記高渡度埋込層に蓄積されたキャフを前記高渡度 埋込粉から動き出すことを特定とする固体機能変置。

【請求項3】 請求項2記載の個体操像装置は、さら に、前記絶縁ゲート型電界効果トランジスタのドレイン 領域にドレイン電圧供給線を介して接続されたドレイン 電圧駆動赤音回路と。

前記絶縁ゲート型電界効果トランジスタのソース領域に 水平走査信号供給線及びスイッチを介して接続された水 平ま査信号入力走査回路と 2 前記スイッチの出力端と接続された映像信号出力端子と を有することを特徴とする請求項2記載の固体撮像装

【請求項4】 前記高濃度埋込層が形成されたソース領域の近辺は、前記ドレイン領域から前記ソース領域に至るチャネル長方向の一部領域であって、前記ソース領域側であることを特徴とする請求項2又は3記載の固体撮像装置。

【請求項5】 前記高濃度埋込層はチャネル幅方向全域 にわたって形成されていることを特徴とする請求項2乃 至4の何れかーに記載の固体振像装置。

【請求項6】 前記絶縁ゲート型電界効果トランジスタ のゲート電極はリング状を有し、前記ソース領域は前記 ゲート電極によって囲まれた前記ウエル領域の支層に形 成され、前記ドレイン領域に前記ゲート電極を囲むよう に前記ウエル領域の表層に形成されていることを特徴と する請求項 27至5の何れか一に記載の固体指像表別 (請求項7) 前記絶縁ゲーサ電界効果トランジスタ

> 【請求項8】 前記絶縁ゲート型電界効果トランジスタ のソース領域に負荷回路が接続されてソースフォロワ回 部を構成していることを特徴とする請求項2万至7の何 れかーに記載の固体製像装廣。

> 【請求項9】 前記ソースフォロワ回路のソース出力は 前記映像信号出力端子に接続されていることを特徴とす る請求項8記載の固体操像装置。

【請求項10】 請求項2乃至8の何れか一に起破の固 体報像装置を用いて、前記高濃度埋込層に残留する上 リアを排除する初期化期間と、光照射により発生した電 荷を前記高濃度埋込層に蓄積させる蓄積期間と、前記高 濃度埋込層に蓄積された光発生電荷に基づく光信号を読 み出す説出期間とをこの頭に繰り返して光信号を読み出 寸超体報像装置の影動方法であって、

前記初期化期間のうち前記読出期間の直後において、前 記ドレイン電圧供給線,前記張直走査信号供給線及び前 記水平走査信号供給線をフローティングとした状態で、 前記星圧走者回路から前記昇圧電圧を出力し、前記絶線

が一ト電界効果トランジスタのソース領域に前記界圧電 圧を印加することにより前記ソース領域と前記が一ト電 極との間の容量を介して前記界圧電圧を前記が一ト電極 に印加し、世界圧電圧によって持ち上げられたゲート電 圧により前記高濃度埋込層に蓄積されたキャリアを前記 高濃度埋込層から掃き出すことを特徴とする個体景像装 家の駆動方と。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、固体撮像装置及び 50 その駆動方法に関し、より詳しくは、ビデオカメラ、電

3 子カメラ、画像入力カメラ、スキャナ又はファクシミリ 等に用いられる関値電圧変調方式のMOS型イメージセ ンサを用いた固体撮像装置及びその駆動方法に関する。

[0002]

【従来の技術】CCD型イメージセンサやMOS型イメ ージセンサなどの半導体イメージセンサは量産性に優れ ているため、バターンの微細化技術の進展に伴い、ほと んどの画像入力デバイス装置に適用されている。特に、 近年、CCD型イメージセンサと比べて、消費電力が小 さく、かつセンサ素子と周辺回路素子とを同じCMOS 技術によって作成できるという利点を生かして、MOS 型イメージセンサが見直されている。

【0003】このような世の中の動向に鑑み、本願出願 人はMOS型イメージセンサの改良を行い、チャネル領 域下にキャリアポケット (高濃度埋込層) を有するセン サ素子に関する特許出願(特願平10-186453 号)を行って特許(登録番号2935492号)を得て いる。この特許(登録番号2935492号)に係る発 明では、半導体層の表面欠陥への光発生電荷の注入を抑 制し、雑音の低減を図るため、受光ダイオード111は 20 光発生電荷 (この場合、正孔) に対する埋め込み構造を 有している。即ち、p型のウエル領域の表層にn型の不 純物領域が形成されており、p型のウエル領域が光信号 輸出用MOSトランジスタのp型のベース領域と一体的 に形成され、かつ、n型の不純物領域がn型のドレイン 領域と一体的に形成されている。従って、受光ダイオー ド111部分のp型のウエル領域に発生した光発生電荷 が光信号の検出に寄与するような構造となっている。

【0004】このMOS型イメージセンサは特許(登録 番号2935492号)の図8に示す回路構成を有し、 その動作においては、初期化期間-蓄積期間-読出期間 を経る。初期化期間に各電極に高い逆電圧を印加して空 ラ化させ、ホールポケット25に残る光発生正孔を放出 させる。蓄積期間に光照射により光発生正孔を生じさせ てホールポケット25に蓄積させ、読出期間に光発生正 孔の蓄積量に比例した光信号を検出する。

#### [0005]

【発明が解決しようとする課題】しかしながら、CMO S回路は低電圧化の方向に向かっており、初期化期間に 高電圧を印加して初期化を加速したいとする要求と相反 40 して設けられている。MOSトランジスタ112とし する。本発明は、上記従来技術の問題点に鑑みて創作さ れたものであり、CMOS回路の低電圧動作と初期化期 間での高電圧印加を両立させることができる固体撮像装 置及びその駆動方法を提供するものである。

#### [0006]

【課題を解決するための手段】上記課題を解決するた め、この発明は固体振像装置に係り、その基本構成とし て、図4に示すように、受光ダイオード111と受光ダ イオード111に隣接する光信号検出用の絶縁ゲート型 世界効果トランジスタ (MOSトランジスタ) 112と 50 ウエル領域15bはこの領域15bに付与するポテンシ

を含む各単位画素101を有し、MOSトランジスタ1 12のゲート電極は垂直走査信号 (VSCAN) 駆動走 査回路102に接続し、ソース領域は昇圧走査回路10 8と接続していることを特徴としている。

【0007】また、各単位画素101においては、受光 ダイオード111とMOSトランジスタ112とは相互 に接続したウエル領域15a、15bに形成され、MO Sトランジスタ112のソース領域の周辺部のウエル領 城15ト内に光発生電荷を萎積する高濃度埋込層(キャ 10 リアポケット) 25を有していることを特徴としてい

【0008】上記の構成にさらに、ドレイン領域はドレ イン電圧 (VDD) 駆動走査回路103に接続し、ソー ス領域はスイッチ105a、105bを介して水平走査 信号(HSCAN)入力走査回路104に接続し、スイ ッチの光信号出力端子28cは定電流源106と映像信 号出力端子107に接続している。本発明の駆動方法に おいては、昇圧回路122を光信号検出用のMOSトラ ンジスタ112のソース領域に接続して、蓄積期間から 初期化期間への切り替え時にチャネルを閉じ、かつ昇圧 回路122からソース領域に電圧を印加することで、ゲ 一ト電極19には、ソース領域16とゲート電極19の 間の容量を通して、蓄積期間に印加していたゲート電圧 にさらに昇圧回路122からVSCAN駆動走査回路1 02の電源電圧よりも高い昇圧電圧が加わる。これによ り、ゲート電極19に高電圧が加わるため、キャリアポ ケット25からのキャリアの掃き出し動作を加速するこ とができる。

【0009】なお、ウエル領域等が上記と逆の導電型の 場合、即ち高濃度埋込層がn型の場合、高濃度埋込層は エレクトロンポケット (キャリアポケット) となり、光 発生電子を蓄積することになる。

#### [0010]

【発明の実施の形態】以下に、本発明の実施の形態につ いて図面を参照しながら説明する。図1は、本発明の実 施の形態に係るMOS型イメージセンサの単位画案内に おける素子レイアウトについて示す平面図である。図1 に示すように、単位画素101内に、受光ダイオード1 11と光信号給出用MOSトランジスタ112とが隣接 て、低濃度ドレイン構造 (LDD構造) を有するnチャ

ネルMOS (nMOS) を用いている。

【0011】 これら受光ダイオード111とMOSトラ ンジスタ112は、それぞれ異なるウエル領域、即ち第 1のウエル領域15aと第2のウエル領域15bに形成 され、それらのウエル領域15a、15bは互いに接続 されている。受光ダイオード111の部分の第1のウエ ル領域15aは光照射による電荷の発生領域の一部を構 成している。MOSトランジスタ112の部分の第2の

5 ャルによってチャネルの閾値電圧を変化させることがで きるゲート領域を構成している。

【0012】MOSトランジスタ112の部分は低濃度ドレイン (LDD) 構造を有している。ドレイン領域アコ、176以リング状のゲート電極19の外間を取り開むように形成され、ソース領域16はリング状のゲート電極19の外間に関まれるように形成されている。低濃皮のドレイン領域17aとほぼ同じ不純物濃度を有する受光ダイオード111の不純物領域17が形成されている。即ち、に接続した第1及び第2のウエル領域17aとは互いに接続した第1及び第2のウエル領域17aとは互いの表現に大部分の領域がかわるように一体的に形成されている。また、不動物領域17位流度のドレイン領域17aの外側周辺部には受光部を避けて低濃度ドレイン領域17aの外側周辺部には受光部を避けて低濃度ドレイン領域17aの外側周辺部には受光部を避けて低濃度ドレイン領域17aの外側周辺部には受光部を避けて低濃度ドレイン領域17aの外側周辺部には受光部を避けて低濃度ドレイン領域17aに接続するようにコンタクト層としての高濃度のドレイン領域17aに接続するようにコンタクト層としての高濃度

【0013】さらに、このMOS型イメージセンサの特 彼であるキャリアボケット (高濃度理2局) 25は、ゲート電信19下の第2のウェル領域 15 b内であて、ソース領域 16 内での第2のウェル領域 17 a、17 bは に続いている。ドレイン領域 17 a、17 bは に対してドレイン電圧 (V DD) 供給線 (又はドレイン電船) 22 と接続され、ゲート電極19は重直走査信号 (VSCAN) 供給線21に接続され、ゲース領域16は重直出力線(又はソース電極) 20に接続され、ゲース領域16は重直出力線(又はソース電域) 20に接続され、ゲース領域16は重直出力線(又はソース電域) 20に接続され、ゲース領域16は重直出力線(又はソース電域) 20に接続されている。

[0014] また、受光ダイオード111の受光象24 以外の領域は金属層(選光際)23により選光されている。上記のMOS型イメージセンサにおける光信号検由 ∞ のための素子動作においては、揚出期間(初期化) — 蓄 積期期一・醤出期間(初期化) −・・というように、満出期間(初別化) − 蓄積期間一・選出期間という 一連の番組が繰り返される。

[0015] 揺出期間 (初期化) では、光条生電荷 (美 発生キャリア) を蓄積する前に、読み出しが終わって残 留する光発生電荷や、アクセプクやドナー等を中性化 し、或いは表面呼収に端葉されている正4や電子等、美 信号の認み出しかの残留電荷を半線体外から排出して、 キャリアポケット25を空にする。ソース御城16やド い レイン領域17a、17bやグート電機19に約+5V 以上、進常7~8 V程度の正の高性と何知する。

【0016】 蓄積期間では、光限射によりキャリアを発生させ、キャリアのうち正孔(ホール)を第1及び第2のウエル領域15a、15b内を移動させてキャリアポケット25に蓄積させる。ドレイン領域17a、17bト電極19にMOSトランジスタ112がカットオフ状態を維持するような低い正成いは負の電圧を印加する。

積された光発生電荷によるMOSトランジスタ112の 関値電圧の変化をソース電位の変化として誘み収る。M OSトランジスタ112が最和状態で動作するように、 ドレイン領域17a、17bに凡モ+2~3Vの正の電 圧を印加するとともに、ゲート電極19に凡モ+2~3 Vの正の電圧を打加する。

【0018】次に、本発明の実施の形態に係るMOS型 イメージセンサのデバイス構造を断面図を用いて説明す る。図2(a)は、図1のA-A線に沿う断面図に相当 10 する、本発明の実施の形態に係るMOS型イメージセン サのデバイス構造について示す断面図である。図2

(b)は、半導体基板表面に沿うポテンシャルの様子を示す図である。

[0019] 図2 (a) に示すように、不純物濃度1× 1018cm<sup>-3</sup>以上のp型(第1の薄電型)シリコンから なる基版(第10半導体階) 11上に不純物濃度1×1 015cm<sup>-3</sup>程度のn型(第2の導電型)シリコンをエピ タギンナル成長し、エピタキシャル層(第2の半導体 別)12を形成する。このエピタキシャル層(2に受発

39 ダイオード111と光信号検出用MOSトランジスタ1 12とを含む単位画素101が複数形成されている。そ して、各単位画素101を分離するように、隣接する単 位画素101間のエピタキシャル層 12表面に、選択酸 化(LOCOS)によりフィールド総線度 (来干分離 緑準) 14が形成されている。さらに、フィールド総線 膜14の下部であって基度 11上部に、エピキシャル 層31とフィールド絶線膜14との界面全体を含み、か つエ型のエピタキシャル層12を分離するようにp型の 来干分離額減13が形成されている。

【0020】 次に、受光ダイオード111の詳細について図2(a)により説明する。受光ダイオード111 は、エピタキシャル層12と、エピタキシャル層12の表層に形成されたp型の第1のウェル領域15aと、第1のウェル傾域15aの表層からエピタキシャル層12の表層に延在するn型の不純物領域17とで構成されている。p型の基板11は受光ダイオード111部の第1の端電型の第1の半導体層を構成する。n型のエピタキシャル層12は同じく第2の導電型の第2の半導体層を検定する。

【0021】不続物領域17は、低濃度ドレイン(LDD)構造を有する光信号検出用MのSトランジスタ11 2の低濃度のドレイシ領域17 aから近在するように形成されており、低濃度のドレイン領域17 aとほぼ同じ不純物濃度を有している。そして、不純物領域17の形成されている。このため、波長が短く、表面から離れるにつれて急激に減衰してしまう者色光を十分な強度で受光することができる。

態を維持するような低い正或いは負の電圧を印加する。 【0022】また、上記説明した蓄積期間において、不 【0017】読出期間では、キャリアポケット25に蓄 ∞ 純物領域17はドレイン電圧供給線22に接続されて正

の電位にバイアスされる。このとき、不純物領域17と 第1のウエル領域15aとの境界面から空乏層が第1の ウエル領域15a全体に広がり、n型のエピタキシャル 層12に達する。一方、基板11とエピタキシャル層1 2との境界面から空乏層がエピタキシャル層12に広が り、第1のウエル領域15aに達する。

【0023】第1のウエル領域15a及びエピタキシャ ル層12では、ポテンシャルが基板11側から表面側に 向かって漸減するようなポテンシャル分布となるため、 光により発生した正孔 (ホール) は基板 1 1 側に流出し ないで第1のウエル領域15aやエピタキシャル層12 内にとどまるようになる。第1のウエル領域15aやエ ピタキシャル層12はMOSトランジスタ112のゲー ト領域15bと繋がっているため、光により発生したこ れらのホールをMOSトランジスタ112の関値電圧変 調用の電荷として有効に用いることができる。言い換え れば、第1のウエル領域15a及びエピタキシャル層1 9全体が光によるキャリア発生領域となる。

ては不純物領域17の下に光によるキャリア発生領域が 配置されているという点で、受光ダイオード111は光 により発生した正孔 (ホール) に対する埋め込み構造を 有している。従って、捕獲準位の多い半導体層表面に影 響されず、雑音の低減を図ることができる。次に、光信 号輪出用MOSトランジスタ112の詳細について図2 (a) により説明する。

【0025】MOSトランジスタ112部分は、下から 順に、p型の基板11と、この基板11上に形成された 12内に形成されたp型の第2のウエル領域15bとを 有している。p型の基板11はMOSトランジスタ11 2部の反対道電型の第1の半導体層を構成し、エピタキ シャル層12は同じくMOSトランジスタ112部の一 導電型の第2の半導体層を構成している。

【0026】このMOSトランジスタ112はリング状 のゲート電極19の外間をn型の低濃度のドレイン領域 17 a が囲むような構造を有する。 n型の低濃度のドレ イン領域17aはn型の不純物領域17と一体的に形成 不純物領域17の外側周辺部には、この不純物領域17 と接続し、素子分離領域13及び素子分離絶縁膜14に まで延びる高濃度のドレイン領域17bが形成されてい る。高濃度のドレイン領域17bはドレイン電極22の コンタクト層となる。

【0027】また、リング状のゲート電極19によって 囲まれるように n型のソース領域 16が形成されてい る。ソース領域16は、中央部が高濃度となっており、 周辺部が低濃度となっている。ソース電極20はソース 領城16に接続している。ゲート電極19は、ドレイン ∞ てn型のドレイン領域17a、17bに正の電圧を印加

領域17aとソース領域16の間の第2のウエル領域1 5 b トにゲート絶縁離18を介して形成されている。ゲ ート電極19下の第2のウエル領域15bの表層がチャ ネル領域となる。さらに、通常の動作電圧において、チ ャネル領域を反転状態或いはデプレーション状態に保持 するため、チャネル領域に適当な濃度のn型不純物を導 入してチャネルドープ層15cを形成している。 【0028】そのチャネル領域の下の第2のウエル領域

15b内であってチャネル長方向の一部領域に、即ちソ 第1のウエル領域15a内とエピタキシャル帰12内で 10 一ス領域16の周辺部であって、ソース領域16を囲む ように、p+型のキャリアポケット(高濃度埋込層)2 5が形成されている。このp+型のキャリアポケット2 5は、例えばイオン注入法により形成することができ る。キャリアポケット25は表面に生じるチャネル領域 よりも下側の第2のウエル領域15b内に形成される。 キャリアポケット25はチャネル領域にかからないよう に形成することが望ましい。

【0029】上記したp+型のキャリアポケット25で は光発生電荷のうち光発生ホールに対するポテンシャル 【0024】また、上記の受光ダイオード111におい 20 が低くなるため、ドレイン領域17a、17bにゲート 電圧よりも高い電圧を印加したときに光発生ホールをこ のキャリアポケット25に集めることができる。図2 (b) に光発生ホールがキャリアポケット25に蓄積

し、チャネル領域に電子が誘起されて反転領域が生じて いる状態のポテンシャル図を示す。この蓄積電荷によ り、MOSトランジスタ112の陽値電圧が変化する。 従って、光信号の検出は、この関値電圧の変化を検出す ることにより行うことができる。

【0030】ところで、上記したキャリアの掃出期間に n型のエピタキシャル層12と、このエピタキシャル層 30 おいては、ゲート電極19に高い電圧を印加し、それに よって生じる電界によって第2のウエル領域15bに残 るキャリアを基板11側に掃き出している。この場合、 印加した電圧によって、チャネル領域のチャネルドープ 層15cと第2のウエル領域15bとの境界面から空乏 層が第2のウエル領域15bに広がり、また、p型の基 板11とエピタキシャル層12との境界面から空乏層が 第2のウエル領域15bの下のエピタキシャル層12に 広がる。

【0031】従って、ゲート電極19に印加した電圧に されている。低濃度のドレイン領域17aから延在する w よる電界の及ぶ範囲は、主として第2のウエル領域15 b及び第2のウエル領域15bの下のエピタキシャル層 12にわたる。上記実施の形態に係るMOS型イメージ センサにおいては、素子分離絶縁膜14の下のp型の基 板11上に素子分離絶縁膜14の下面を含み、かつエビ タキシャル層 1 2 を分離するように p型の素子分離領域 13が形成されている。即ち、素子分離絶縁膜14と素 子分離領域13の界面で生じた欠陥が素子分離領域13 によって囲まれている。

【0032】このため、初期化期間及び蓄積期間におい

したときに、p型のウエル領域15a、15b或いはp 型の基板11からエピタキシャル層12内に広がる空乏 層は素子分離領域13の外側周辺部に到達するのみで、 素子分離領域13の内部には広がらないため、前記界面 に生じた欠陥は前記空乏層には覆われない。従って、欠 路に抽獲された電荷がその空乏層中に放出されるのを防 止することができ、これにより、欠陥に起因する電荷の ホールポケット25への蓄積による固定パターン雑音を 抑制することができる。

【0033】次に、図4を参照して上記の構造の単位画 素を用いたMOS型イメージセンサの全体の構成につい て説明する。図4は、本発明の実施の形態におけるMO S型イメージセンサの回路構成図を示す。図4に示すよ うに、このMOS型イメージセンサは、2次元アレーセ ンサの構成を採っており、上記した構造の単位画素10 1 が列方向及び行方向にマトリクス状に配列されてい る。

【0034】また、垂直走査信号 (VSCAN) の駆動 走査同路102及びドレイン電圧(VDD)の駆動走査 回路103が画素領域を挟んでその左右に配置されてい る。垂直走査信号供給線21a,21bは垂直走査信号 (VSCAN) の駆動走査回路102から行毎に一つず つでている。各垂直走査信号供給線21a, 21bは行 方向に並ぶ全ての単位画素101内のMOSトランジス

タ112のゲートに接続されている。

れぞれ接続されている。

【0035】また、ドレイン電圧供給線(VDD供給 線) 22a, 22bはドレイン電圧 (VDD) の駆動走 査回路103から行毎に一つずつでている。各ドレイン 電圧供給線 (VDD供給線) 22a, 22bは、行方向 に並ぶ全ての単位画素 101内の光信号検出用MOSト ランジスタ112のドレインに接続されている。また、 列毎に異たる垂直出力線20a.20bが設けられて、 各垂直出力線20a、20bは列方向に並ぶ全ての単位 画素101内のMOSトランジスタ112のソースにそ

【0036】さらに、列毎に異なるスイッチとしてのM OSトランジスタ105a, 105bが設けられてお り、各垂直出力線20a,20bは各MOSトランジス タ105a、105bのドレイン(光検出信号入力端 子) 28 a. 29 a に 1 つずつ接続されている。各スイ ッチ105a.105bのゲート(水平走査信号入力端 子) 28b、29bは水平走査信号 (HSCAN) の駆 動走査回路104に接続されている。

【0037】また、各スイッチ105a、105bのソ ース (光検出信号出力端子) 28c, 29cは共通の定 電流源(負荷回路)106を通して映像信号出力端子1 07に接続されている。即ち、各単位画素101内のM OSトランジスタ112のソースは定電流源106に接 続され、画素単位のソースフォロワ回路を形成してい

ース間の電位差、及びバルクーソース間の電位差は接続 された定電流源106により決定される。

【0038】垂直走査信号 (VSCAN) 及び水平走査 信号 (HSCAN) により、遂次、各単位画素101の MOSトランジスタ112を駆動して光の入射量に比例 した映像信号 (Vout ) が読み出される。さらに、昇圧 走査回路108を有し、昇圧走査回路108からの各昇 圧電圧出力線30a、30bが各垂直出力線20a,2 0 b に接続されている。即ち、列毎に各単位画素 1 0 1 のMOSトランジスタ112のソース領域に昇圧された 電圧が印加される。昇圧された電圧はさらにゲートーソ ース間の容量を通して結果的にゲートにかかる。これに より、ウエル領域にかかる電界強度を増して、キャリア の掃き出しを促進することができる。

【0039】図5は、図4の昇圧走査回路108部分の 詳細を示す回路図である。図5に示すように、昇圧走査 回路108は、クロック発生回路121と、昇圧回路1 22と、プリチャージ回路123とで構成される。クロ ック発生回路121においては、インバータG1乃至G 4が直列接続されている。また、インバータG2とG3 の間にクロックパルス遅延のための容量C1が並列接続 されている。クロック入力端子 (CL/) から入力した クロックは増幅され、クロック発生回路121の出力端 から反転せずにそのままの極性で昇圧同路122に出力 される.

【0040】昇圧回路122においては、入力端は2方 向に分岐する。一方はトランジスタT5のゲートに接続 し、他方はさらに2方向に分岐し、トランジスタT4の ゲートに接続するとともに、インバータG9の入力端に 接続している。インパータG9の出力端には容量C2の 一端が接続し、容量C2の他端はトランジスタT4のソ ース及びトランジスタT5のドレインと接続している。 インバータG9の出力端の電位をCLDで示す。また、 T4のドレインは3.3Vの電源に接続し、T5の出力 端は、垂直出力線20aと繋がった昇圧電圧出力線30 aに接続している。昇圧電圧出力線30aの電位をVP Snで示す。

と、T4及びT5が開き、T4を通してC2に3.3V が充電される。また、T5を通して昇圧電圧出力線30 aに3.3Vが出力される。また、L(Low)が入力さ れると、インバータG9を通してC2に3.3Vが充電 される。このとき、直前にC2に3.3 Vが充電されて いる場合、C2の端子間電圧は計6.6Vとなる。 【0042】プリチャージ回路123においては、入力 端(PR/)にインバータG10が接続し、インバータ G10の出力端にトランジスタT6が接続している。イ ンバータG10の出力端の電位をPRで示す。プリチャ 一ジ回路123の出力端であるT6のソースは昇圧電圧 る。従って、各MOSトランジスタ112のゲート-ソ 50 出力線30aに接続している。プリチャージ回路123

【0041】クロックパルスのH (High) が入力される

の入力端 (PR/) にHが入力したとき、T6は閉じ、 Lが入力したとき、T6は開き、接地電位が昇圧電圧出 力線30 aに出力される。

[0043]次に、VSCAN駆動走査回路102とV DD駆動走査回路103の詳細な回路の一例について説 明する。VSCAN駆動走査回路102とVDD駆動走 杏回路103は入力端を共有し、この入力端から同じ走 杏信号 (VSCNn) が入力される。まず、VSCAN 駆動走査回路102の詳細について以下に説明する。入 力端は2方向に分岐し、一方はインバータG8の入力端 10 と接続し、他方は分岐して2入力のインパータG5及び G6の一入力端にそれぞれ接続している。G6の出力端 は分岐し、一方がG5の他の入力端と接続し、他方がV DD駆動走査回路103のスイッチであるトランジスタ T3のゲートと接続している。T3のゲートの電位をS p b n で示す。

【0044】また、G6の他の入力端にはクロック発生 回路121の反転出力端が接続している。また、G5の 出力端はインバータG7の入力端と接続し、インバータ る。インバータG7の出力端の電位をVspnで示す。 インバータG8の出力端はトランジスタT2のゲートに 接続している。

【0045】トランジスタT1及びT2のドレイン同士 は接続し、T1のソースは3.3Vの電源に接続し、T 2のソースは接地されている。T1及びT2のドレイン がVSCAN駆動走査回路102の出力端となり、VS CAN供給線21aに接続している。VSCAN供給線 21aの電位をVPGn (VSCAN) で示す。蓄積期 オンとなって接地電位が現れ、読出期間において T 1 が オンの時にT2がオフとなって出力端に凡そ2Vが現れ る。また、初期化期間においてT1及びT2はともにオ フとなってVSCAN供給線21aはフローティングと なり、VSCAN供給線21aにはMOSトランジスタ 112のゲート電位が現れる。

【0046】 VDD 駆動走査回路 103 のスイッチとし てトランジスタT3が設けられている。T3のゲートは G6の出力端と接続し、ドレインは3.3Vの電源に接 続し、T3の出力端であるソースはVDD供給線22a と接続している。そのVDD供給線22aは単位画素1 01中のMOSトランジスタ112のドレインと繋がっ ている。VDD供給線22aの電位をVpdn (VD D) で示す。

【0047】図6は、本発明に係るMOS型イメージセ ンサを動作させるための各入出力信号のタイミングチャ ートを示す。 p型の第1及び第2のウエル領域15a, 15bを用い、かつ光信号検出用トランジスタ112が nMOSの場合に適用する。次に、図4万至図6にした 12

単に説明する。光検出動作は、前記したように、揺出期 間(初期化)-蓄積期間-読出期間からなる一連の過程 を繰り返し行う。ここでは、都合上、蓄積期間から説明 を始める。

【0048】まず、蓄積期間において、昇圧走査回路1 08の光信号検出用MOSトランジスタ112のゲート 電極19に低いゲート電圧を印加し、ドレイン領域17 a、17bにトランジスタの動作に必要な約2~3Vの 電圧 (VDD) を印加する。このとき、第1のウエル領 城15a、第2のウエル領域15b及びエピタキシャル 層12が空乏化する。そして、ドレイン領域17a、1 7 b からソース領域16に向かう電界が生じる。

【0049】そして、読出期間直前の蓄積期間におい て、プリチャージ回路123の入力端 (PR/) にクロ ックパルスのLを入力し、出力端を接地電位(MOSト ランジスタ112のソース電位となる)とする。このと き、VSCAN駆動走査回路102の入力端にクロック パルス (VSCNn) のLが入力されており、VSCA N駆動走査回路102の出力は接地電位 (MOSトラン G7の出力端はトランジスタT1のゲートと接続してい ∞ ジスタ112のゲート電位となる)となっている。VD D駆動走査回路103の出力(Vpdn)は凡そ2Vと なっている。

【0050】続いて、受光ダイオード111に光を照射 する。このとき、受光ダイオード111の部分のキャリ ア発生領域は、表面に近く形成されているので、青色光 のような波長が短く、表面近くで減衰しやすい光に対し ても感度が向上し、またその全厚は厚くなっているの で、赤色光のような受光部の奥深くまで到達する波長の 長い光に対しても感度が向上している。従って、効率よ

間においてT1及びT2のうちT1がオフの時にT2が 30 く、電子-正孔対 (光発生電荷)を生じさせることがで きる。

【0051】上記電界によりこの光発生電荷のうち光発 生ホールが光信号輸出用MOSトランジスタ112のゲ ート領域15bに注入され、かつキャリアポケット25 に蓄積される。これにより、チャネル領域からその下の ゲート領域15bに広がる空乏層幅が制限されるととも に、そのソース領域16付近のポテンシャルが変調され て、MOSトランジスタ112の閾値電圧が変化する。 【0052】次に、読出期間において、VSCAN駆動

40 走査回路102の入力端にクロックバルス(VSCN) n) のHを入力する。これにより、VSCAN駆動走査 回路102の出力 (VPGn) を凡そ2V (MOSトラ ンジスタ112のゲート電位となる)とする。同時に、 プリチャージ回路123の入力端にクロックバルス (P R/) のHを入力し、出力 (VPSn) を3.3V (M OSトランジスタ112のソース電位となる)とする。 一方、VDD駆動走査線22aは凡そ2Vに保たれてい

【0053】即ち、ゲート電極19にMOSトランジス がって、一連の連続した固体撮像素子の光検出動作を簡 ∞ タ112が飽和状態で動作しうる約2~3Vのゲート電

圧を印加し、ドレイン領域17a、17bにMOSトラ ンジスタ112が動作しうる約2~3Vの電圧VDDを 印加する。これにより、キャリアポケット25上方のチ ャネル領域の一部に低電界の反転領域が形成され、残り の部分に高電界領域が形成される。このとき、MOSト ランジスタ112のドレイン電圧-電流特性は、図3に 示すように、 飽和特性を示す。

【0054】 さらに、MOSトランジスタ112のソー ス領域16a、16bに定電流源106を接続して一定 の電流を流す。これにより、MOSトランジスタ112 10 はソースフォロワ回路を形成し、従って、光発生ホール によるMOSトランジスタ112の関値電圧の変動に追 随してソース電位が変化し、出力電圧の変化をもたら す。

【0055】このようにして、光照射量に比例した映像 信号 (Vout ) を取り出すことができる。次に、初期化 動作に移る。初期化動作においてはキャリアポケット2 5内. 第1及び第2のウエル領域15a, 15b内に残 る電荷を排出する。即ち、VDD供給線22a,22b インに、またVSCAN供給線21a、21bを通して 同じくゲートにそれぞれ凡そ7~8Vの高い正の電圧を 印加する。

【0056】統出期間の直後の初期化期間(T期間)を 図7のタイミングチャートを参照して説明する。図7に 示すように、昇圧走査回路108のプリチャージ回路1 23の入力端にTWよりも短いバルス幅TW1で、かつ 電位レベルがLのクロックパルス (PR/) を入力す なお、G10の反転出力(PR)はTW1からTW 2 遅延して立ち下がる。そして、クロックパルス (PR ∞ 一層抑制することができる。 /) の立ち上がりに対応させてクロック発生回路121 の入力端に入力するクロックパルス (CL/) の電圧を HからLに切り換える。これにより、T3は閉じてVD D供給線22aはフローティングとなる。また、T2は すでに閉じており、T1が閉じてVSCAN供給線21 a もフローティングとなる。

【0057】一方、TW0からTW1の間でクロック発 牛回路121のクロックパルス (CL/) によりT4が 開いており、C2には3.3Vが充電されている。プリ チャージ回路123のG10の反転出力 (PR) の立ち 40 下がりに対応してT6が閉じ、HSCAN供給線20a はフローティングとなり、かつCL/の立ち下がりによ りC2にさらに3、3Vが充電されてHSCAN供給線 20aには6、6Vが現れる。しかも、VSCAN供給 線21 a はフローティングとなっているため、ソースが 6. 6 V となることにより、ソースーゲート間の容量を 介してゲート電極19の電位はすでに充電されている2 Vに加えて凡そ8.6 Vとなる。

【0058】このとき、ゲート電極19に印加した電圧 は第2のウエル領域15b及び第2のウエル領域15b ∞ し、このn型ウエル層内に第1及び第2のウエル領域1

14 の下のエピタキシャル層12にかかる。このとき発生す る高電界により第2のウエル領域15bから確実にキャ リアを掃き出すことができる。このように、昇圧回路を 備えることにより低い電源電圧でより確実にキャリアを 掃き出すことができる。

【0059】また、上記初期化期間及び蓄積期間におい て、n型のドレイン領域17a、17bに正の電圧を印 加したときに、素子分離絶縁膜14と半導体層との界面 が素子分離領域13によって覆われているため、その界 面がウエル領域から広がる空乏層に曝されず、このた め、その界面の欠陥に捕獲された電荷が空乏層中に放出 されるのを防止することができる。これにより、欠陥に 起因する電荷のホールポケット25への蓄積による固定 パターン雑音を抑制することができる。

【0060】さらに、n型のドレイン領域17a、17 bに正の電圧を印加したときに、ドレイン電極22が素 子分離絶縁膜14の近くに接続されているため、たとえ 素子分離絶縁膜14の近傍の欠陥から電荷が放出されて もその電荷がホールポケット25の方に流れるのを抑制 を通して光信号検出用MOSトランジスタ112のドレ ∞ することができる。これにより、欠陥に起因する電荷の ホールポケット25への蓄積による固定パターン雑音を より一層抑制することができる。

【0061】以上のように、この発明の実施の形態によ れば、光信号給出用MOSトランジスタ112のソース 領域に昇圧回路122を接続することにより、低い電源 電圧でより確実にキャリアを掃き出すことができる。初 期化期間及び蓄積期間において、素子分離絶縁膜14と 表子分離領域13の界面で生じた欠陥に起因する電荷の ホールポケット25への蓄積による固定パターン雑音を

【0062】さらに、掃出動作(初期化)-蓄積動作-読出動作の一連の過程において、光発生ホールが移動す るときに、半導体表面やチャネル領域内の雑音源と相互 作用しない理想的な光電変換機構を実現することができ る。また、キャリアポケット25への電荷蓄積により、 図3に示すように、MOSトランジスタ112を飽和状 熊で動作させることができ、しかも、ソースフォロワ回 路を形成しているので、光発生電荷による閾値電圧の変 化をソース電位の変化として検出することができる。こ のため、線型性の良い光電変換を行うことができる。

【0063】以上、実施の形態によりこの発明を詳細に 説明したが、この発明の範囲は上記実施の形態に具体的 に示した例に限られるものではなく、この発明の要旨を 逸隠しない範囲の上記実施の形態の変更はこの発明の範 囲に含まれる。例えば、上記の実施の形態では、p型の 基板11上のn型のエピタキシャル層12内に第1及び 第2のウエル領域15a.15bを形成しているが、n 型のエピタキシャル層12の代わりに、p型のエピタキ シャル層にn型不純物を導入してn型ウエル層を形成

15

5 a 、 1 5 b を形成してもよい。

【0064】さらに、この発明が適用される固体撮像素 子の構造として種々の変形例が考えられるが、他の構造 はどうであれ、受光ダイオードと光信号検出用のMOS トランジスタとが隣接して単位画素を構成し、かつMO Sトランジスタのチャネル領域下のp型のウエル領域内 であってソース領域の近傍に高濃度埋込層(キャリアポ ケット) が設けられていればよい。

【0065】さらに、p型の基板11を用いているが、 代わりにn型の基板を用いてもよい。この場合、上記実 10 11 基板(第1の半導体層) 旅の形態と同様な効果を得るためには、上記実施の形態 等で説明した各層及び各領域の導電型をすべて逆転させ ればよい。この場合、キャリアポケット25に蓄積すべ きキャリアは電子及び正孔のうち電子である。

#### [0066]

【発明の効果】以上のように、本発明によれば、光信号 給出用MOSトランジスタのソース領域に昇圧回路を接 続し、読出期間の直後の初期化期間に昇圧電圧をソース UEDIntantantantan ゲート質極の電位を垂直走査信 **号駆動走杏回路の電源電圧よりも高くすることができ** 

【0067】これにより、低い電源電圧でより確実にキ ャリアを掃き出すことができる。

#### 【図面の簡単な説明】

【図1】本発明の実施の形態に係る固体操像装置に用い られる間体操像素子の単位画素内の素子レイアウトを示 す平面図である。

【図2】 (a) は、本発明の実施の形態に係る固体撮像 装置に用いられる固体損像素子の単位画素内の素子の構 造を示す、図1のA-A線に沿う断面図である。(b) は、光楽生ホールがキャリアポケットに蓄積し、チャネ ル領域に電子が誘起されて反転領域が生じている状態の ポテンシャルの様子を示す図である。

【図3】 本発明の実施の形態に係る固体撮像装置に用い られる固体撮像素子の光信号検出用MOSトランジスタ のドレイン電流ー電圧特性を示すグラフである。

【図4】本発明の実施の形態に係る固体機像装置の全体

16 の回路構成を示す図である。

【図5】本発明の実施の形態に係る固体撮像装置の駆動 回路の詳細を示す回路図である。

【図6】図5の駆動回路を動作させる際のタイミングチ ヤートである.

【図7】図6のタイミングチャートのうち流出期間から 初期化期間への切り換え時の動作を詳細に示すタイミン グチャートである.

## 【符号の説明】

体層)

12 n型ウエル圏 (一道雲型領域、第2の半導体層) 12a エピタキシャル層 (一導電型領域、第2の半導

13 素子分離領域

14 素子分離絶縁膜

15a 第1のウエル領域

15b 第2のウエル領域

15 c チャネルドープ層

16a 低濃度のソース領域

20 16b 高濃度のソース領域 (コンタクト層)

17 不純物領域

17a 低濃度のドレイン領域

17b 高濃度のドレイン領域 (コンタクト層)

18 ゲート絶縁膜

19 ゲート電極

25 キャリアポケット (高濃度埋込層)

30a、30b 昇圧電圧供給線

101 単位画素

106 定電流源(負荷回路)

30 107 映像信号出力端子

108 昇圧走査回路

111 受光ダイオード

112 光信号輸出用絶縁ゲート型電界効果トランジス

タ (光信号検出用MOSトランジスタ)

121 クロック発生回路

122 昇圧回路

123 プリチャージ回路

[図3]



